R5F100GEAFB#10
Features
Tecnulugia di cunsumu d'energia ultra-bassu
VDD = tensione d'alimentazione unica da 1,6 à 5,5 V
Modu HALT
Modu STOP
Modu SNOOZE
Core CPU RL78
Architettura CISC cù pipeline in 3 fasi
Tempu minimu di esecuzione di l'istruzzioni: Pò esse cambiatu
da alta velocità (0,03125 μs: @ 32 MHz operazione
cù l'oscillatore in chip d'alta velocità) à a velocità ultra-bassa
(30,5 μs: @ 32,768 kHz operazione cù sottosistema
clock)
Spaziu di indirizzu: 1 MB
Registri universali: (registru 8-bit × 8) × 4
banche
RAM nantu à u chip: da 2 à 32 KB
Memoria flash di codice
Memoria flash di codice: da 16 à 512 KB
Dimensione di u bloccu: 1 KB
Proibizione di cancellazione di blocchi è riscrittura (securità
funzione)
Funzione di debug in chip
Autoprogrammazione (cù funzione di scambiu di boot / scudo flash
funzione finestra)
Memoria Flash di dati
Memoria flash di dati: 4 KB à 8 KB
Funzionamentu back ground (BGO): Istruzzioni ponu esse
eseguitu da a memoria di u prugramma durante a riscrittura
memoria flash di dati.
Numero di riscrittura: 1.000.000 volte (TYP.)
Tensione di riscrittura: VDD = 1,8 à 5,5 V
Oscillatore in chip à alta velocità
Scegli tra 32 MHz, 24 MHz, 16 MHz, 12 MHz, 8 MHz,
6 MHz, 4 MHz, 3 MHz, 2 MHz, è 1 MHz
Haute précision : +/- 1,0 % (VDD = 1,8 à 5,5 V, TA = -20)
à +85 °C)
Temperature ambientale di u funziunamentu
TA = -40 à +85 °C (A: Applicazioni di u cunsumu, D:
Applicazioni industriali)
TA = -40 à +105 °C (G: applicazioni industriali)
Funzione di gestione di l'energia è reset
Circuitu di power-on-reset (POR) in chip
Rilevatore di tensione in chip (LVD) (Select interrupt and
resetta da 14 livelli)
Controller DMA (Access à Memoria Diretta) · Canali 2/4 · Numero di clock durante u trasferimentu trà 8/16-bit SFR è RAM interna: 2 orologi Multiplicatore è divisore/multiplicatore · 16 bit × 16 bit = 32 bit (senza firmatu o firmato) · 32 bit ÷ 32 bit = 32 bit (senza segno) · 16 bit × 16 bit + 32 bit = 32 bit (senza segno o firmato) Interfaccia seriale · CSI: da 2 a 8 canali · UART/UART (bus LIN supportato) : 2 à 4 canali · I2C / Comunicazione I2C simplificata : 3 à 10 canali Timer · Timer 16-bit: 8 à 16 canali · Timer à intervalli 12-bit: 1 canale · Clock in tempu reale: 1 canale (calendariu per 99 anni, funzione d'alarma è funzione di currezzione di l'orologio) · Timer Watchdog: 1 canale (operabile cù l'oscillatore dedicatu in chip à bassa velocità) Convertitore A/D · Convertitore A/D di risoluzione 8/10-bit (VDD = 1,6 à 5,5 V) Entrée analogique : 6 à 26 canaux · Tension de référence interne (1,45 V) et capteur de température. 0 à 4, N-ch open drain I/O [tensione di tenuta VDD Nota 2/tensione di tenuta EVDD Nota 3]: da 5 a 25) · Pò esse impostatu à drain apertu N-ch, buffer di input TTL, è resistenza di pull-up in chip · Interfaccia potenziale differente : Pò cunnette à un dispositivu 1.8/2.5/3 V · Funzione di interruzzione di chjave in chip · Controller di output di clock / buzzer in chip · Altri · Circuitu di currezzione BCD (decimale codificatu binariu) in chip Note 1. Pò esse sceltu solu in modu HS (principale d'alta velocità) 2. Prudutti cù 20 à 52 pin 3. Prodotti cù 64 à 128 pin
